Partial Translation of Kokai No. 60-37054

2. Scope of Claim for Patent

A single chip microcomputer comprising a data bus having a bit width identical to a bit length of calculating data of a microcomputer, a serial bus to perform a serial transmission of data for an input/output port, a serial-parallel conversion circuit which converts the data of the bit width of the data bus into a bit width to be transmitted by the serial bus, and an input/output port circuit which is connected to the serial bus to perform an input/output of data to and from a device external to the microcomputer; wherein data transmission between the input/output port circuit and the data bus is performed by a serial transmission.

<Effect of the Invention>

As explained above, according to the present invention, since the input/output port circuit and the internal circuit performing the arithmetic operation is interconnected by the serial bus through the serial-parallel conversion circuit, the area for a wiring, necessary for signal transmission between the internal circuit and the device external to the microcomputer, can be made small with respect to the entire LSI, and hence an LSI can be downsized and, consequently, its industrial value can be enhanced.

(54) CHANNEL CONTROL SYSTEM

(11) 60-37053 (A)

(43) 26.2.1985 (19) JP

(21) Appl. No. 58-145530

(22) 9.8.1983


(71) FUJITSU K.K. (72) ICHIROU ANZAI

(51) Int. Cl4. G06F13/12

PURPOSE: To decrease the number of asynchronous interruption by performing control so as to send device numbers to an input/output processor while a channel device is performing the processing related to the error information, etc. of a

certain device.

CONSTITUTION: When a channel device 2 is performing the processing related to the error information, etc. of a certain device, a register PDNR21 is turned on to send its output signal to an input/output processor 3. In this case, if an asynchronous interruption request is supplied to the processor 3 from a device (#0)4, an asynchronous interruption request register ASIRQ32 is set. Then the 1:1 collation is carried out by a comparator 33 between the register 32 and a device number register CPDNR31 under processing with the correspondence of device numbers. In this case, the bit corresponding to the device 4 of the register 31 is turned on to block an asynchronous interruption #0. Thus the asynchronous interruption request of a device which is under processing is inhibited temporarily. This can decrease the number of the asynchronous interruption.



a: asynchronous interruption #N

(54) SINGLE CHIP MICROCOMPUTER

(11) 60-37054 (A)

(43) 26.2.1985 (19) JP

(21) Appl. No. 58-144050

(22) 5.8.1983


(71) MATSUSHITA DENKI SANGYO K.K. (72) TOSHIAKI SUZUKI(1)

(51) Int. Cl4. G06F13/14,G06F15/06

PURPOSE: To reduce the occupied area of the wiring to an input/output port circuit by connecting the input/output port circuit and an internal circuit which performs the arithmetic processing by a serial bus and via a serial/parallel con-

verting circuit.

CONSTITUTION: In case data are delivered outside from a microcomputer, the arithmetic result is first transferred to a data bus 4 from an internal circuit 6 and then converted into a serial form by a parallel/serial converting circuit 7. This serial data is transferred to a serial bus 8. Then the data at a corresponding bit position is latched from the bus 8 through an input/output port circuit 5 and then delivered outside. The above-mentioned action is reversed when the data is supplied from outside. In such a way, the circuit 5 is connected to the circuit 6 by a serial bus and via the circuit 7. This reduces the occupied area of the wiring to the circuit 5.



(54) INFORMATION PROCESSOR

(11) 60-37055 (A)

(43) 26.2.1985 (19) JP (22) 8.8.1983


(21) Appl. No. 58-143645

(71) CANON K.K. (72) HARUYOSHI TAKAYAMA

(51) Int. Cl⁴. G06F13/18,G06F13/00

PURPOSE: To improve data processing efficiency by using a multiple memory and at the same time switching the memory in responding with the processing in order to omit the shift processing of data, etc. as well as to attain the simultaneous and parallel processing of plural types of information.

CONSTITUTION: In a reception waiting mode a microprocessor MPU300 selects an RAM150 out of the RAM150 and 230 to allot it to a reception control circuit 200. In this case, the MPU300 gives the reception start address of the RAM150 as well as the value which limits the upper limit of a reception area when necessary via acommon bus 2000. The circuit 200 has a function equivalent to a direct memory access DMA function and therefore performs the control to move up and store the data on a reception frame automatically for every character from a designated reception start address. The MPU300 stores the state where the RAM150 is allotted to the circuit 200 into its own control table and controls the using state of the RAM150. In such a way, the data processing efficiency is improved by using plural RAMs.



⑩ 日本国特許庁(JP)

⑪特許出顧公開

⑩ 公 開 特 許 公 報 (A)

昭60-37054

(5) Int Cl. 4

識別記号

庁内整理番号

43公開 昭和60年(1985)2月26日

G 06 F 13/14

15/06

7165-5B 7343 - 5B

未諳求 発明の数 1 (全3頁) 審査請求

69発明の名称

シングルチツプ・マイクロコンピユータ

②特 願 昭58-144050

29出 昭58(1983)8月5日

72発 明 者 明

者

给 木 衉 松

明 敏 敏 道

門真市大字門真1006番地 松下電器産業株式会社内 門真市大字門真1006番地 松下電器產業株式会社内

79発 ①出 顖 人 松下電器産業株式会社

門真市大字門真1006番地

砂代 理 人 弁理士 森本 義弘

13

1. 発明の名称

シングルチップ・マイクロコンピュータ

2. 特許額求の範囲

1. マイクロコンピュータの演算処理データビ ットほと等しいピット幅を有するデータバスと、 入出力ポート用のデータをシリアル伝送するシ リアルバスと、前記データバスのピット幅のデ ータを前記シリアルバスで伝送するピット機に 変換する直並列変換回路と、前記シリアルバス に接続されてマイクロコンピュータ外部とのデ ーク入出力を行う入出力ポート回路とを備え、 シリアス伝送によって入山カポート回路とデー タバスとの間のデータ伝送を行う構成としたシ ングルチップ・マイクロコンピュータ。

3. 発明の詳細な説明。

産業上の利用分野

本発明は、シリアル伝送を用いた入出力ポート 朝即を行なう、シングルチップ・マイクロコンピ .ユータに関するものである。

従来例の構成とその問題点

近年、シングルチップ・マイクロコンピュータ は、処理データのピット幅が増えて16ピット報は でも軍用化され始めている。

従来のシングルチップマイクロコンピュータに ついて第1図を用いて説明する。1はデータバス、 2 は入山力ポート回路、3 はマイクロコンピュー タの内部回路で、この内部回路3は鎮停処理を行 う都分である。マイクロコンピュータ外部から入 力されるデータ、及びマイクロコンピュータから 外部に出力する借号は、データパス1を介して入 出力ポート回路2に伝送される。しかしながらこ のような従来の構成では、データビット長が長く なるとデータバス1の配線本数が増えるため、し SI化する場合、チップ面積が大きくなる。人出 カポート回路2はLSIチップの外周に配置され るのが通例であり、このためデータバス1ぃ!ぃ 1の外周を一周するように配ねしなければならな い。この配数に占める面積は、内部回路3とくら べて無視できない値になってくる。例えば2ミク

ロン製品で 2 ミクロンのセパレーションを設けた 32ビットのデータパス 1 を 10 mm × 10 mm のしSIの外間に配換した場合、およそ外間のデータパス 1 の配料面積がしSI全体の面積の 4 割ぐらいになってしまう。

発明の目的

本発明は上記従来の欠点を解消するもので、入 出力ポート回路への配線占有面積を少なくできる シングルチップ・マイクロコンピュータを提供す ることを目的とする。

発明の構成

上記目的を達成するため、木発明のシングルチップ・マイクロコンピュータは、マイクロコンピュータは、マイクロコンピュータの執算処理データピット長と等しいピット 幅を有するデータバスと、入出力ポート用のデー

路 6 からデータバス 4 に転送される。次に直並列 変換回路 7 でシリアル変換された後、シリアルバス 8 に転送される。次に入山力ポート回路 5 では 対応するピット位置のデータがシリアルバス 8 からラッチされ、マイクロコンピュータ外部に山力 される。

外部からマイクロコンピュータに入力される場合は、上記の逆の動作で行なわれる。

タをシリアル伝送するシリアルバルスと、前記アータバスのピット 幅のデータを前記シリアルバスで伝送するピット 幅に変換する真並列変換酬路と、前記シリアルバスに接続されてマイクロコンピュータ外部とのデータ入出力を行う入出力ポート 路とを傾え、シリアル伝送によって入出力ポート 回路とデータバスとの間のデータ伝送を行う構成 としたものである。

実施例の説明

以下、本発明の一実施例について、図面に基づいて製団する。

第 2 図は木 発明 の一 実施 例に おける シングルチップ・マイクロコンピュータの ブロック 図で、 4 はデータバス、 5 は入出力ポート 回路、 6 は内部 回路であり、 この内部回路 6 は 減算処理を 行う。7 は 直 並 列 変 換回 路 7 は、 データバス 4 側 を 並 列 人出力 とし、シリアルバス 8 側 を 直 列入出力と する。

マイクロコンピュータから外部に出力されるデータについて説明すると、先ず演算結果は内部回

の転送を行うようにすればよい。 発明の効果


以上親明したように本発明によれば、入出力ポート回路と演算処理を行う内部回路との関を貢並列変換回路を介してシリアルバスで連結したので、内部回路とマイクロコンピューク外部との信号伝送のために必要な配線に要する面積を、LSIや体の中で少ない割合に抑えることができ、LSIサイズの拡小を実現し得、その工業的価値は扱めて大である。

4. 図面の簡単な説明

第1回は従来のシングルチップ・マイクロコンピュータのプロック図、第2回は木発明の一次原例におけるシングルチップ・マイクロコンピュータのプロック図である。

4 … データパス、 5 … 入出力ポート 回路、 G … 内部回路、 7 … 直並列変換回路、 8 … シリアルバ ス

松 路 本 森 人即升



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☑ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.